集成电路产业的特色是赢者通吃，像Intel这样的巨头，巅峰时期的利润可以高达60%。

那么，相对应动辄几百、上千元的CPU，它的实际成本到底是多少呢？

芯片的硬件成本构成

芯片的成本包括芯片的硬件成本和芯片的设计成本。

芯片硬件成本包括晶片成本+掩膜成本+测试成本+封装成本四部分（像ARM阵营的IC设计公司要支付给ARM设计研发费以及每一片芯片的版税，但笔者这里主要描述自主CPU和Intel这样的巨头，将购买IP的成本省去），而且还要除去那些测试封装废片。

用公式表达为：芯片硬件成本=（晶片成本+测试成本+封装成本+掩膜成本）/最终成品率

对上述名称做一个简单的解释，方便普通群众理解，懂行的可以跳过。

从二氧化硅到市场上出售的芯片，要经过制取工业硅、制取电子硅、再进行切割打磨制取晶圆。晶圆是制造芯片的原材料，晶片成本可以理解为每一片芯片所用的材料（硅片）的成本。一般情况下，特别是产量足够大，而且拥有自主知识产权，以亿为单位量产来计算的话，晶片成本占比最高。不过也有例外，在接下来的封装成本中介绍奇葩的例子。

封装是将基片、内核、散热片堆叠在一起，就形成了大家日常见到的CPU，封装成本就是这个过程所需要的资金。在产量巨大的一般情况下，封装成本一般占硬件成本的5%-25%左右，不过IBM的有些芯片封装成本占总成本一半左右，据说最高的曾达到过70%......

测试可以鉴别出每一颗处理器的关键特性，比如最高频率、功耗、发热量等，并决定处理器的等级，比如将一堆芯片分门别类为：I5 4460、I5 4590、I5 4690、I5 4690K等，之后Intel就可以根据不同的等级，开出不同的售价。不过，如果芯片产量足够大的话，测试成本可以忽略不计。

掩膜成本就是采用不同的制程工艺所需要的成本，像40/28nm的工艺已经非常成熟，成本也低——40nm低功耗工艺的掩膜成本为200万美元；28nm SOI工艺为400万美元；28nm HKMG成本为600万美元。

（光刻机掩膜台曝光）

不过，在先进的制程工艺问世之初，耗费则颇为不菲——在2014年刚出现14nm制程时，其掩膜成本为3亿美元（随着时间的推移和台积电、三星掌握14/16nm制程，现在的价格应该不会这么贵）；而Intel正在研发的10nm制程。根据Intel官方估算，掩膜成本至少需要10亿美元。不过如果芯片以亿为单位量产的话（貌似苹果每年手机+平板的出货量上亿），即便掩膜成本高达10亿美元，分摊到每一片芯片上，其成本也就10美元。而这从另一方面折射出为何像苹果这样的巨头采用台积电、三星最先进，也是最贵的制程工艺，依旧能赚大钱，这就是为什么IC设计具有赢者通吃的特性。

像代工厂要进行的光刻、蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试等步骤需要的成本，以及光刻机、刻蚀机、减薄机、划片机、装片机、引线键合机、倒装机等制造设备折旧成本都被算进测试成本、封装成本、掩膜成本中，就没有必要另行计算了。

（晶圆）

晶片的成本

由于在将晶圆加工、切割成晶片的时候，并不是能保证100%利用率的，因而存在一个成品率的问题，所以晶片的成本用公式表示就是：

晶片的成本=晶圆的成本/（每片晶圆的晶片数*晶片成品率）

由于晶圆是圆形的，而晶片是矩形的，必然导致一些边角料会被浪费掉，所以每个晶圆能够切割出的晶片数就不能简单的用晶圆的面积除以晶片的面积，而是要采用以下公式：

每个晶圆的晶片数=（晶圆的面积/晶片的面积）-（晶圆的周长/（2*晶片面积）的开方数）

晶片的成品率和工艺复杂度、单位面积的缺陷数息息相关，晶片的成品率用公司表达为：

晶片的成品率=（1+B*晶片成本/A）的(-A次方)

A是工艺复杂度，比如某采用40nm低功耗工艺的自主CPU-X的复杂度为2～3之间；

B是单位面积的缺陷数，采用40nm制程的自主CPU-X的单位面积的缺陷数值为0.4～0.6之间。

假设自主CPU-X的长约为15.8mm，宽约为12.8mm，（长宽比为37:30，控制一个四核芯片的长宽比在这个比例可不容易）面积约为200平方毫米（为方便计算把零头去掉了）。一个12寸的晶圆有7万平方毫米左右，于是一个晶圆可以放299个自主CPU-X,晶片成品率的公式中，将a=3，b=0.5带入进行计算，晶片成品率为49%，也就是说一个12寸晶圆可以搞出146个好芯片，而一片十二寸晶圆的价格为4000美元，分摊到每一片晶片上，成本为28美元。

芯片硬件成本

计算封装和测试的成本这个没有具体的公式，只是测试的价格大致和针脚数的二次方成正比，封装的成本大致和针脚乘功耗的三次方成正比......如果CPU-X采用40nm低功耗工艺的自主芯片，其测试成本约为2美元，封装成本约为6美元。