性能和功耗上华为拿麒麟950和骁龙810以及三星Exynos 7420进行了两项横向测试——Boost突发性能测试以及高频持续性能。Boost性能对比是测试CPU在应对高复杂运算时能够调用的性能，主要考验单核，麒麟950要比A57的三星Exynos 7420高出22%；

（原标题：麒麟950性能解析 16nm工艺力碰骁龙三星）

赶在高通骁龙820之前，11月5日华为抢先发布了麒麟950芯片，同时也为本月底华为Mate8的亮相做准备。直接跳过20nm制程，麒麟950首次采用了性能和功耗优势兼具的16nm FinFET plus工艺SoC芯片，节省超过70&的能耗，性能方面采用业界领先的4*A72+4*A53 big.LITTLE架构设计以及MaliT880(主频900MHz)图形处理器，最高主频2.3GHz，内置i5智能感知协处理器，图形生成能力提升100%，安兔兔跑分显示跑分高达82000，性能上重新树立国产芯片标杆，同时在高端手机市场进一步冲击高通810和三星Exynos 7420。

麒麟950性能解析  16nm工艺力碰骁龙三星

麒麟950主要规格

16纳米FinFET尖端工艺

海思从2013年底开始了麒麟950的立项，一开始就面临两难选择，28nm工艺已经在麒麟上延续多代，竞争对手骁龙810的20nm和三星Exynos 7420的14nm均已量产商用，海思必须在工艺上更进一步，起初麒麟950考虑使用台积电20nm工艺，发现虽然晶体管密度有近一倍提升，单位面积功耗却有1.5倍的上升，背离了海思高效低耗的初衷，最终在和台积电紧密合作之后，麒麟950决定挑战工艺复杂度大幅增加的16nm FinFET plus晶体管技术。

传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。14nm的xynos 7420采用的就是这种结构设计。

安兔兔跑分破8万

16nm FinFET plus工艺做到了性能功耗的优势兼具，单芯片集成的晶体管数目从20亿个增加到30亿个，是TSMC 28HPM的两倍，工艺性能提升65%，同时节省70%的功耗，相比20SoC工艺，性能提升40%，功耗节省60%。

!
选择16nm FinFET plus工艺

但是整个工程难度成倍提升，首先是FinFET中晶体管结构变形为3D结构，由此带来了更为复杂的3D模型以及更容易产生的寄生效应；其次金属互联难度成倍提升，设计规则也从此前的10000+条增长至近40000条。为了实现商用，麒麟芯片团队和台积电在16nm上展开摸索，共同推动了16nm先进工艺的量产成熟，并于2014年4月实现首次投片，并于2015年1月实现量产。

值得一提的是今年8月份麒麟950就已实现稳定量产，在剔除离子污染带来的硅纯度不稳定和金属互联不稳定威胁后，良品率已经从20%提升至了80%，采访中台积电也表示作为先导合作伙伴，无需担心海思产能问题，也就是说一旦华为Mate 8上市，至少在芯片供应上不会拖后腿。

本文来源：中关村在线 < 1 2 3 4 > 在本页阅读全文