在忍耐了长达两个产品周期的时间之后，AMD终于来到了自己命运的十字路口。

1、New Chance！

毫无疑问，从Tahiti架构开始，AMD已经太久没有迎来属于自己的机会和节奏了。架构更新的乏力由很多因素所导致，这不仅是资源调配、财力许可或者研发实力那么简单，更重要的是命运和机会，AMD一直缺少能够让自己“名正言顺”的去颠覆现有架构设计的机会。现在，这种机会摆在了AMD全新的Fiji架构的面前，那就是HBM堆叠显存。

与以往的技术进步不同，HBM显存并未直接提升显存的速度或者改变信号模式，但它却同时实现了存储速度的提升、容量的激增以及能耗的大幅降低。用一句贴切的话形容，HBM显存所带来的革命让显存从此“站起来”了。除此之外，HBM显存还会大幅改变GPU逻辑结构的设计，这给亟待机会和空间去修改之前种种设计弊端的AMD带来了宝贵的施展空间。

▲显存的最重要革命将从这里开始

HBM显存到底是什么？是什么让它具备了上述种种优势？又是什么让它成了AMD的新契机和希望？在接下来的时间里，就让我们一起看看堆叠存储体系的技术细节吧。

2、何以为“堆叠”

与以往的显存形式不同，HBM显存的最大特点在于向“空间”要“空间”。前一个“空间”指的是立体空间，后一个“空间”则指存储空间。传统显存的存储模式以平面分布为基础，所有存储颗粒均分布于二维平面当中，除了使用更大容量的单颗颗粒之外，如果要拓展容量就只能占用更多的平面空间（在PCB上敷设更多颗粒并使用更长的连线）。HBM显存改变了这一传统，将颗粒集中在一起并向“上”进行了空间的延伸，在相同的“占地面积”下，HBM显存能够实现数倍于传统显存的存储容量。

▲堆叠内存

无论内存、显存或者SSD，甚至是手机/平板电脑的NAND，传统DRAM体系在提升容量时都会受到来自PCB面积的约束，互联线长/带宽以及通讯延迟也会随之增大。相对于传统内存，堆叠显存所做的改进在于将若干片DRAM颗粒垂直叠放在一起，这相当于使用同样的PCB面积布置了比过去多数倍的DRAM颗粒。不仅如此，因为楼房楼层的垂直距离短于平面延伸平房的距离，人与人之间的物理距离也比平房时缩短了许多，沟通更加便利且可以实现更大规模的并行化通讯。所以相对于传统内存，堆叠内存的联线、带宽以及延迟均拥有很大的优势。

▲堆叠内存结构

HBM显存的出现带来了很多与过去截然不同的存储模式，它将更多颗粒布置在了更小的面积当中，这在提升容量和带宽的同时也导致了新的问题，那就是内存控制器所面临的管理层级和管理范围有了显著的变化。突然激增的内存颗粒和并行存储链路对内存控制器提出了极大的挑战，如果依旧采用传统结构，让全部内存颗粒都去对应单一且统一的内存控制器的话，GPU芯片可能要做到巴掌大。

▲拥有Base Die的HBM内存

为了解决这一问题，HBM显存在解决内存控制器瓶颈的过程中也引入了一级新的沟通机制，每一簇HBM显存颗粒的最底层都拥有独立的Base Die，其上集成了能够管理整簇堆叠颗粒的芯片，这些芯片将与内存控制器直接沟通，可被用来收集堆叠颗粒当中的数据、并帮助内存控制器对其实施管理。在HBM显存体系当中，内存控制器的规模不仅不会放大，甚至还会出现一定程度的缩减，它只需要面向这些Base Die当中的芯片即可，对每簇颗粒当中各层DRAM的管理将由Base Die完成。

3、互联的秘密——TSV

整个HBM显存体系最大的实践难点并不是内存控制体系的变动，而是互联问题的解决。堆叠之所以被称之为“堆叠”，就是因为其将若干片DRAM颗粒摞在一起放置的形式，这种堆叠方式不仅节约空间，而且能够带来更短的颗粒间距进而缩短信号传输路径及延迟，但这些颗粒不是光放在一起就能解决问题的，你还必须想办法把它们连起来才行。这个互联的过程成了困扰堆叠内存的最根本问题，直到TSV技术成熟的之后才得以解决。

▲意法半导体实现的TSV工艺

HBM显存所采用的TSV技术本质上就是在保证结构强度的前提下在芯片（硅）上直接垂直通孔，厂商会采用名为穿透硅的技术对DRAM颗粒的边缘或特定位置进行穿孔处理，然后以这些孔为通路进行布线并完成垂直互联。通孔过程看似简单，但技术层面的进展一直相当不顺利。无论存储还是逻辑芯片的结构及加工过程都相当复杂，这注定了芯片本身的脆弱性，想要在不影响芯片强度以及完整性的前提下在一块DRAM颗粒上打洞，而且是不止一个的孔洞，这件事儿的具体技术细节根本无需讨论，光是想想就已经很难了。这种垂直互联不仅距离更短而且延迟更低，这是HBM显存的一大优势。

▲复杂的垂直互联构成了堆叠内存的“楼梯”

在演化出了分别对应不同的通孔时机的via middle和via last这两大分支之后，TSV技术的发展已经日趋成熟，现代的穿透硅技术成功解决了稳定性及成本等问题。无论是先通孔的via middle还是最后通孔的via last，两种工艺都可以实现稳定的DRAM颗粒通孔及互联过程，并且能够集成到当前的300mm wafer加工工艺当